IC驗(yàn)證師

1、熟練分析待驗(yàn)?zāi)繕?biāo)，提取驗(yàn)證向量；
2、負(fù)責(zé)開發(fā)包括模塊級(jí)和系統(tǒng)級(jí)驗(yàn)證環(huán)境，驗(yàn)證腳本工具，并維護(hù)驗(yàn)證流程；
3、與設(shè)計(jì)工程師緊密合作，理解模塊及芯片設(shè)計(jì)規(guī)格，能夠帶領(lǐng)其他工程師完成項(xiàng)目驗(yàn)證工作；
4、測(cè)試平臺(tái)開發(fā)，基于高級(jí)硬件語言如SystemVerilog的直接測(cè)試案例和隨機(jī)化測(cè)試案例設(shè)計(jì)及功能覆蓋率生成；
5、能夠協(xié)同設(shè)計(jì)和固件工程師進(jìn)行FPGA平臺(tái)驗(yàn)證調(diào)試,并能將先進(jìn)驗(yàn)證方法應(yīng)用于項(xiàng)目驗(yàn)證。

1. 計(jì)算機(jī)、通信、微電子學(xué)與固體電子學(xué)等相關(guān)專業(yè)本科及以上學(xué)歷；
2. 熟練掌握verilog語言；
3．能夠使用EDA工具進(jìn)行仿真和調(diào)試，至少熟悉modelsim/VCS/NCverilog中的一種仿真軟件的使用；
4. 能夠使用FPGA 工具進(jìn)行綜合和布局布線，生成相應(yīng)的bit工程；
5. 能夠讀懂理解C語言程序，至少能夠進(jìn)行簡(jiǎn)單的程序修改；
6. 能夠使用System Verilog進(jìn)行驗(yàn)證模型設(shè)計(jì)，至少能使用System Verilog進(jìn)行接口和基本的function和task設(shè)計(jì)；
7. 熟悉perl等腳本語言。